2021-2021学年第1学期
答案：2021级?计算机组成原理?期末考试试题
考试时间：2021年1月9日
一、【共10分，每题1分】选择填空：
1、主存储器一般是由〔
A.ROM B.FLASH C.EPROM D.DRAM
〕组成
〕
2、处理器能够理解的二进制语言是〔 A.高级语言 B.JAVA C. 汇编语言D.机器语言 3、中央处理机是〔
〕
〕
A.ALU B.CPU C.MEM D.I/O 4、多核处理器的正确描述是〔 A.多个处理器芯片 C.多台计算机的处理器
B.
一个芯片中有多个处理器
〕 〕 〕
D.图像处理器
5、处理器能够理解的命令是〔 6、机器指令的符号表示是〔 A.
汇编语言
A. 自然语言 B.高级语言C.汇编语言D.指令
B.高级语言 C.操作系统 D.应用软件
B.存储器中的数据在电源正常供电时容易丧失
D.存储器中的数据容易丧失
7、存储器的易失性是指〔 A.该存储器容易丧失
C.存储器中的数据在掉电时丧失
器是〔〕
8、价格、容量、速度是评价存储体系性能的三个主要方面，速度最快的存储 A. 硬盘B.光盘 C. 主存 D.USB FLASH 9、完成一条指令所需的时钟周期数的描述是〔 A.CPI B.IPC C.MIPS D.MFLOAT
10、CPW巴数据写入 CACHE勺同时，也写入 memory,这种方式是〔 A.写直达法 B.写回法 C.写缓冲 D.写硬盘
答案：1.D 2.D 3.B 4.B 5.D
〕
〕
6.A 7.C 8.C 9.A 10.A
二、【15分，每题3分】简答：
计算机的数据表示中，位、字节、字的含义是什么？ 解答：
1、位〔bit 〕:计算机中的数据是二进制表示的，其中一位二进制数称为“位〞
字节〔Byte〕:是用于计量存储容量和传输容量的一种计量单位，
位二进制。
；
1个字节等于8
字〔word〕：在计算机中，码作为一个整体来处理或运算的根本单位，称为一个 计算机字，简称
“字〞。“字〞通常由字节的整数倍构成。在 MIPS中一 个“字〞是32位的，或者说是
4个字节组成。
2、给出机器指令中寻找操作数的三种寻址方法。
答：存放器寻址、存储器寻址、计算式寻址。
〔答出3种寻址方式即得分〕 3、简述虚拟存储器中的页表的定义和构成。
答：页表〔page table 〕用来保存虚拟地址和物理地址之间转换关系的表。页表保 存在主存中，通过
页表存放器找到页表的首地址。每个程序都有自己的页表， 用来将程序的虚拟地址映射到主存中。通常使用虚页号来索引，如果这个虚页 在当前的主存中，页表中的对应项将包含虚页对应的物理页号。所以页表的构 成如下：
成效位 物理页号
4、什么是上溢和下溢？
答：上溢：在浮点表示法中指数太大而不能在指数域表示；
下溢：在浮点表示法中负的指数太大而不能在指数域中表示出来。
5、MIPS指令集中的j 〔跳转指令〕格式中地址是 26位，如何形成32位有效地址的？ 答：MIPS指令是
按口“字〔32位〕〞寻址，而 MIPS对应的内存是按照“字节〔8位〕
位单位编址的，因此， MIPS指令中给出的地址要乘以 4 〔即，左移2位〕，才能和 存储器的地址对应上，所以 j指令中的26位字地址左移成 28位地址，和pc的高 四位相加而形成32位有效地址。 三、【30分】
1、〔15分〕MIPS程序如下〔假设存放器为$,指令流水线为5级，IF,ID,EX,MEM,WB,
当数据相关时，可在
EX级和MEMO勺结束时转发〕
【〔20+〔$1〕〕 一 【$3 and $5 【$2 or $4
一$4】 一$6】
lw $2,20($1); and $4,$3,$5; or $6,$2,$4; add $9,$10,$11; slt $12,$13,$14
的吞吐率、加速比。
$2】
【$10+$11 一 $9】
【如果$13小于$14,那么$12=1】
〔时空图〕，该指令序列执行完毕后， 计算流水线
请画出指令序列的多周期流水线图 答案：时空图〔10分〕 1 lw $2,20($1) 2 ID IF 3 EX ID IF 4 MEM EX ID IF 5 6 7 8 9 10 LW 在 memW发； And在转发。〔 1分〕 吞吐率=5/9=55% 〔 2分〕 加速比=25/9=2.78 〔2 分〕 IF WB and $4,$3,$5; MEM EX ID IF WB or $6,$2,$4; MEM EX ID WB add $9,$10,$11 MEM EX WB slt $12,$13,$14 MEM WB 2、〔15分〕假设cache有4个块，块大小为1个字。分别采用两路组相联映射和直
接映射。块的访问次序为 0、8、0、6、8、0、8、0、6、8,替换策他^采用〔LRU-Least
Recently Used 〕,画出每种地址映射的过程，求出每种映射方式的缺失率。
答案：
直接映射的地址为， 地址流：00
区号 行号
(地,00 00
00 (0), 10 00 (0) ,01 10 (6) ,10 00 (8)
00 00 (0), 10 00 ⑻ ,00 00 (0) ,01 10 (6) ,10 00 (8) 即：块0、8、0、6、8、0、8、0、6、8对应地调入cache情况如下(5分)，可见缺失
率=9/10=90% (2 分)
块地址 Cache 块 Hit/miss 0 引用后cache中的内容 1 2 3 0 8 0 6 8 0 8 0 6 8 0 0 0 2 0 0 0 0 2 0 miss miss miss miss miss miss miss miss Hit miss Mem[0] Mem[8] Mem[0] Mem[0] Mem[6] Mem[8] Mem[6] Mem[0] Mem[8] Mem[0] Mem[0] Mem[6] Mem[8] Mem[6] 2-路组相联〔cache共4块，每组2块，共2组，0组，1组〕
地址流：000 0 . 100 0,000 0,011 0,100 0, 000 0 . 100 0,000 0,011 0,100 0
即：块0、8、0、6、8、0、8、0、6、8对应调入cache如下表(5分)，可见缺失率=7/10=70%
(2分)
块地址 Cache 块 Hit/miss 0组 0行 引用后cache中的内容 1组 1行 0行 1行 0 8 0 6 8 0 8 0 6 8 0 0 0 0 0 0 0 0 0 0 miss Mem[0] miss Mem[8] Hit Mem[0] miss Mem[6]替换 8 miss Mem[8]替换 0 miss Mem[0]替换 6 Hit Mem[8] Hit Mem[0] Miss Mem[6]替换 8 miss Mem[8]替换 0 替换策略采用〔LRU-Least Recently Used 〕 〔1 分〕
四、【20分】位模式代表的含义完全依赖于如何使用它们， 按16进制给出的位模式，
a=0x2509000A
1、〔5分〕如果是 MIPS指令，且指令格式如下，请给操作码、
数的值。
答案：
6位操作码〔op〕 001001 (9) 5位rs 01000 (8) 5位rt 01001(9) 16 位 Imm XX0 〔10十进制〕 rs、rt和16位立即
2、〔15 分〕IEEE754 单精度格式的数据， B=0xC1040000;C=0x41600000; 计算B+C,并写出步骤和结果。 答案：
①写成 IEEE754 格式 B=1 10000010 XXXX0
C=0 10000010 XXXX0 〔 3 分〕
②求阶差，对阶〔对大阶〕：阶码相同10000010 〔3分〕 ③尾数求和〔+1.11 〕 + 〔-1.00001 〕 =0.10111 〔正数〕〔3 分〕 ④规格化：
尾数0.XXXX0
左移1位，写为1.XXXX0由于尾数左移，为了保证数值不变，所以阶码
10000010 减 1,写为 1000001 〔3 分〕
⑤溢出判断：无溢出 ⑥舍入：无舍入 ⑦结果：
B+C=0 10000001 XXXX0=0x40B80000=5.75〔101.11〕 〔3 分〕
【25分】
1、〔10分〕我们知道 DMA〔direct memoryaccess〕过程分为三个阶段，1、开 始传 输数据的准备
阶段；2、数据传输阶段；3、传输结束阶段。给出这3个阶段的具体操作。
答案：
①、开始传输数据的准备阶段；
处理器通过提供一下参数设置
DMA设备标识、设
〔5分〕
备要执行的操作、内存中传输数据的源或目的地址、传输的字节数。 来自内存或设备〕就传输数据。 请求需要传输屡次数据，那么 而不需要处理器干预。〔3分〕 ③、传输结束阶段：一旦
②、数据传输阶段； DMA启动设备上的操作，执行互联仲裁。当数据可用湿〔数据
DMA设备提供数据读写的内存地址。如果某个 DMA|i元就产生下一个内存地址并初始化下一次
传输。采用这种机制，一个 DM即元能够完成一次多字节的数据的完整传输，
DMA专输完成，DMAS制器向处理器发出中断，然后处理
〔2分〕
器通过询问DM被备或检查内存决定整个操作是否成功完成。
2、〔15分〕CPU和I/O设备进行信息交换的重要方式之一是“中断方式〞
部件功能及功能如下：
存放器选择电路：对接口存放器寻址。
命令字存放器：接收 CPU向外设的命令字，转换为相应操作命令送外设。 状态字存放器：反映设备和接口的运行状态。 数据缓冲存放器：传送数据、实现缓冲
。
，请 给出
处理中断必须的步骤。 并设计出一个实现 CPU^ I/O设备之间通信接口的组成框图 〔示 意图〕。包括各
答案：处理中断必须的步骤〔8分〕
⑧在回复状态前，把原因存放器的中断允许位置“
0〞，便于回复中断掩码域。
7分，具体看标注〕
设计出一个实现 CPU^ I/O设备之间通信接口的组成框图〔
标注：
1、CC济口外设连线〔地址、数据、控制 3总线〕〔3分〕 2、I/O接口〔接口电路、接口中的端口〕
〔2分〕
〔2分〕
3、接口和外部设备的连线〔数据线、控制线、状态线〕
因篇幅问题不能全部显示，请点此查看更多更全内容