科目期末试卷B（有答案）
一、选择题
1、在各种寻址方式中，指令的地址码字段可能的情况有（ ）。 I.寄存器编号 Ⅱ.设备端口地址 Ⅲ.存储器的单元地址 Ⅳ.数值
A. I、Ⅱ B. I、Ⅱ、Ⅲ C. I、Ⅲ D.I、Ⅱ、Ⅲ、IV
2、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。若指令系统具有两条二地址指令、10条零地址指令，则最多有（ ）条一地址指令。 A.20 B.14 C.10 D.6
3、假设有7位信息码010101，则低位增设偶校验位后的代码和低位增设奇校验位后的代码分别为（ ）。
A.01101010 01101010 B.0101010 01101011 C.01101011 01101010 D.01101011 01101011 4、在C语言程序中，以下程序段最终的f值为（ ）。 Float f=2.5+1e10；f=f-1e10； A.2.5 B.250 C.0 D.3.5 5、一个浮点数N可以用下式表示： N=mrme，其中，e=rcg；
m：尾数的值，包括尾数采用的码制和数制： e：阶码的值，一般采用移码或补码，整数； Tm：尾数的基； re：阶码的基；
p：尾数长度，这里的p不是指尾数的：进制位数， 当ra=16时，每4个二进制位表示一位尾数；
q：阶码长度，由于阶码的基通常为2，因此，在一般情况下，q就是阶码部分的二进制位数。研究浮点数表示方式的主要目的是用尽量短的字长（主要是阶码字长q和尾数字长的和）实现尽可能大的表述范围和尽可能高的表数精度。根据这一目的，上述6个参数中只有3个参数是浮点数表示方式要研究的对象，它们是（ ）。 A.m、e、rm B. rm、e、rm C.re、p、q D. rm、p、q 6、下面关于计算机Cache的论述中，正确的是（ ）。
A.Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储 B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节C.Cache的命中率必须很高，一般要达到90%以上 D.Cache中的信息必须与主存中的信息时刻保持一致
7、某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型变量x的主存地址为80400lAH，则读取x需要的存储周期数是（ ）。 A.1 B.2 C.3 D.4
8、在计算机系统中，作为硬件与应用软件之间的界面是（ ）。 A.操作系统
B.编译程序 C.指令系统 D.以上都不是
9、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（ ）。 A.外存、主存、Cache、寄存器 B.外存、主存、寄存器、Cache C.外存、Cache、寄存器、主存 D.主存、Cache、寄存器、外存
10、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。 A.20ns B.40ns C.50ns D.80ns 11、下列关于总线设计的叙述中，错误的是（ ）。 A.并行总线传输比串行总线传输速度快 B.采用信号线复用技术可减少信号线数量 C.采用突发传输方式可提高总线数据传输率 D.采用分离事务通信方式可提高总线利用率
12、组合逻辑控制器和微程序控制器的主要区别在于（ ）。 A.ALU结构不同 B.数据通路不同 C.CPU寄存器组织不同
D.微操作信号发生器的构成方法不同。 13、指令译码器进行译码的是（ ） A.整条指令 B.指令的操作码字段 C.指令的地址 D.指令的操作数字段
14、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（ ）。 A.PCI B.USB C.AGP D.PCI-Express
15、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（ ）。
A.打印字符 B.主存地址 C.设备状态 D.控制命令
二、填空题
16、一个定点数由_______和_______两部分组成。
17、汉字的________、________、________是计算机用于汉字输入、内部处理、输出三种不同用途的编码。
18、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache的子集。
19、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于________类。
20、2000年，超级计算机最高浮点运算速度达到每秒_______次，我国的_______号计算机的运算速度达到3840亿次，使我国成为_______之后第三个拥有高速计算机的国家。 21、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、______传送、______传送。
22、对存储器的要求是________、________、________为了解决这三个方面的矛盾。计算机采用多级存储器体系结构。
23、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。 24、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______ 25、RISC的中文含义是______，CISC的中文含义是______
三、名词解释题
26、操作数寻址方式：
27、复合传输：
28、下溢：
29、DMA：
四、简答题
30、写出浮点数补码规格化形式。当尾数出现什么形式时需要规格化？如何规格化？
31、计算机CPU中有哪些类型的寄存器？这些寄存器有什么功能？
32、比较选择型DMA控制器与多路型DMA控制器？
33、对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。
五、计算题
34、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求： 1）机器的工作速度。
2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。 解：
35、用一个时钟频率为40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表。试求出有效的CPI、MIPS速率和程序的执行时间（假设有N条指令）。
36、某彩色图形显示器，屏幕分辨率为640像素×480像素，共有4色、l6色、256色和65536色4种显示模式。
1）试给出每个像素的颜色数m和每个像素所占用存储器的比特数n之间的关系。 2）显示缓冲存储器的容量是多少？
六、综合题
37、假定在一个8位字长的计算机中运行如下类C程序段：
unsigned int x=134； unsigned int y=246； int m=x； int n=y；
unsigned int z1=x-y； unsigned int z2=x+y； int kl=m-n； int k2=m+n；
若编译器编译时将8个8位寄存器R1~R8分别分配至变量x、y、m、n、zl、z2、kl和k2，则回答下列问题（提示：带符号整数用补码表示）：
1）执行上述程序段后，寄存器R1，R5和R6的内容分别是什么（用十六进制表示）？
2）执行上述程序段后，变量m和k1的值分别是多少（用十进制表示）？ 3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这4种运算能否利用同一个加法器及辅助电路实现？简述理由。
4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？
38、某16位机器所使用的指令格式和寻址方式如图所示，该机器有两个20位基址寄存器，4个16位变址寄存器，16个16位通用寄存器。指令汇编格式中的S（源）、D（目标）都是通用寄存器，M是主存的一个单元，3种指令的操作码分别是MOV（OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。其中，MOV是传送指令，STA为写数指令，LDA为读数指令。 1）试分析3种指令的指令格式和寻址方式特点。
2）处理器完成哪一种操作所花时间最短？完成哪一种操作所花时间最长？第2种指令的执行时间有时会等于第3种指令的执行时间吗？
3）下列情况中，每个十六进制指令字分别代表什么操作？简述此指令的作用。 ①（FOFl）H/（3CD2）H：②（2856）H
39、在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：1→2→3→4→5→6-7-8，设置中断屏蔽寄存器后，中断处理的优先顺序变为1→5→8→3→2→4→6→7。 1）应如何设置屏蔽码？
2）如果CPU在执行一个应用程序时有5、6、7级3个中断请求同时到达，中断请求8在6没有处理完以前到达，在处理8时中断请求2又到达CPU，试画出CPU响应这些中断的顺序示意图。
参考答案
一、选择题
1、D 2、B 3、B 4、C 5、D 6、C 7、C 8、A 9、A 10、C 11、A 12、D 13、B 14、B 15、B
二、填空题
16、符号位 数值域
17、输入编码 内码字模码
18、主存 L1级cache
19、系统软件 应用软件 系统软件 20、1万亿 神威 美国、日本 21、并行 串行 复用 22、容量大 速度快 成本低 23、运算器 存储器 控制器
24、寄存器一寄存器型 寄存器一存储器型 25、精简指令系统计算机 复杂指令系统计算机
三、名词解释题
26、操作数寻址方式：
指令中地址码的内容及编码方式. 27、复合传输：
又称总线复用的传输方式，它使不同的信号在同一条信号线上传输，不同的信号在不同的时间片中轮流地身总线的同一条信号线上发出。（它与并串传输的区别在于分时地传输同一数据源的不同信息。） 28、下溢：
指数的绝对值太小，以至小于数据编码所能表示的数据范围。 29、DMA：
称为直接存储器访问，是指数据在主存与外设之间传输，不需要由CPU来对每个字的传输进行控制。
四、简答题
30、解析：设浮点数尾数采用双符号位，当尾数呈现00.1×××…×或者
11.0×××…×时，即为补码规格化形式。当尾数出现01.×××…×或10.××x…×时，需要右规一次，即尾数右移一位，阶码加1。当尾数出现00.0×××…×或
11.1××x…x时，需要左规N次（N不定），尾数每左移一位，阶码减1，直到尾数呈现规格化形式为止。
31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；
32、答：选择型DMA控制器特别适合数据传送率很高以至接近内存存取速度的设备，而不适用慢速设备；而多路型，DMA控制器却适合于同时为多个慢速外设服务。
选择型DMA控制器在物理上可以连接多个设备，而逻辑上只允许接一个设备；而多路型不仅在物理上可连接多个外设，而且在逻辑上也允许这些外设同时工作。
选择型以数据块方式传送，多路型中各设备以字节交叉方式通过DMA控制器进行数据传送。
33、答：对于二地址指令而言，操作数的物理地址可安排在寄存器内、指令中或内存单元内等。
五、计算题
34、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。
2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。
35、解：CPI即执行一条指令所需的时钟周期数。本标准测试程序共包含4种指令，那么CPl就是这4种指令的数学期望，故
CPl=1×60%+2×18%+4×12%+8×10%=2.24
MIPS即每秒执行百万条指令数。已知处理器的时钟频率为40MHz，即每秒包含40M个时钟周期，故
MIPS=40/CPl=40/2.24≈17.9
程序执行时间自然就等于程序包含的指令数×CP1x时钟周期的长度， 故程序执行时间=N×2.24×1/40MHz=5.6N×10-8s
36、解析：
1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像素的颜色数m和每个像素占用的存储器的比特数n之间的关系由下面的公式给出：
n=log2m
2）由于显示缓冲存储器的容量应按照最高灰度（65536色）设计，故容量
为640×480×（log265536）bit/8=614400B≈615KB
六、综合题
37、解析：
1）寄存器R1存储的是134，转换成二进制为10000110B，即86H。寄存器R5存储的是x-y的内容，x-y=-112，转换成二进制为10010000B，即90H。寄存器R6存储的是x+y的内容，x+y=380，转换成二进制为101111100B（前面的进位含弃），即7CH。由于计算机字长为8位，因此无符号整数能表示的范围为0～255，而x+y=380，故溢出。
2）m二进制表示为10000110B，由于m是int型，因此最高位为符号位，可以得出m的原码为11111010（对10000110除符号位取反加1），即-122。同理，n的二进制表示为11110110B，故n的原码为10001010，转成十进制为-10。因此，k1=-122-（-10）=-112。
3）参考答案：可以利用同一个加法器及辅助电路实现。因为无符号整数和有符号整数都是以补码形式存储，所以运算规则都是一样的。但有一点需要考虑，由于无符号整数和有符号整数的表示范围是不一样的，因此需要设置不一样的溢出电路。
4）至于内部如何判断溢出，可参考前面的总结。带符号整数只有k2会发生溢出。分析：8位带符号整数的补码取值范围为-128~+127，而k2-m+n=-122-10--132，超出范围。而kl=-112，在范围-128~+127之内。
38、解析：
1）第一种指令是单字长二地址指令，属于RR型。
第二种指令是双字长二地址指令，属于RS型，其中S采用基址寻址或变址寻址，R由源寄存器决定。
第三种也是双字长二地址指令，属于RS型，其中R由目标寄存器决定，S由20位地址（直接寻址）决定。
2）处理器完成第一种指令所花的时间最短，因为是RR型指令，不需要访问存储器。第二种指令所花的时间最长，因为是RS型指令，需要访问存储器，同时要进行寻址方式的变换运算（基址或变址），这也要时间。第二种指令的执行时间不会等于第三种指令，因为第三种指令虽然也访问存储器，但是节省了求有效地址的时间开销。
3）根据已知条件：MOV（OP）=001010：STA（OP）=011011；LDA（OP）=111100，将指令的十六进制格式转换成二进制代码且比较后可知：
①由于（FOF1）H/（3CD2）H前面六位为111100，因此该指令代表LDA指令。完整的二进制代码为111100001111000100111100110]0010，前面111100代表操作码，00代表横线的内容，1111代表目标寄存器，含义是把主存（13CD2）
H地址单元的内容送至15号寄存器。
②由于（2856）H前面6位为001010，因此该指令代表MOV指令。完整的二进制代码为0010100001010110，其中后面的0l01和0110分别代表目标寄存器和源寄存器，含义是把6号源寄存器的内容传送至5号目标寄存器。
39、解析：
1）中断屏蔽码见表
2）中断处理示意图如图所示。
5、6、7级中断请求同时到达，CPU按响应优先顺序首先执行中断服务程序⑤，在中断⑤执行完后回到现行程序，再按响应优先顺序先进入中断服务程序④。由于中断请求的处理优先级，高于中断④，因此中断⑤被打断，进入中断服务程序③。当处理中断③的过程中又有一个中断请求②到达，由于②的优先级低于中断8，因此中断服务程序③可继续执行。中断8执行完后问到被打断的中断⑤，但中断③
又被中断请求②打断，而进入中断服务程序②。中断②执行完后才回到中断⑤，中断⑤执行完后回到现行程序，再按响应优先顺序进入中断服务程序⑦。中断⑦执行完后回到现行程序，整个中断处理完毕。
因篇幅问题不能全部显示，请点此查看更多更全内容