(12)发明专利申请
(10)申请公布号 CN 110416106 A(43)申请公布日 2019.11.05
(21)申请号 201910697715.X(22)申请日 2019.07.30
(71)申请人 上海华力集成电路制造有限公司
地址 201315 上海市浦东新区中国（上海）
自由贸易试验区康桥东路298号1幢1060室(72)发明人 曾翔旸 叶荣鸿 刘立尧 (74)专利代理机构 上海浦一知识产权代理有限
公司 31211
代理人 郭四华(51)Int.Cl.
H01L 21/66(2006.01)H01L 21/768(2006.01)
权利要求书2页 说明书5页 附图5页
(54)发明名称
OCD测试图形结构及其制造方法
(57)摘要
本发明公开了一种OCD测试图形结构，OCD测试图形结构形成于器件形成区域外部的半导体衬底上。半导体器件包括多个器件工艺层，OCD测试图形结构和器件工艺层中的被测试器件工艺层对应且用于对被测试器件工艺层的图形结构进行模拟。OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构，各测试工艺层和对应的各器件工艺层的工艺条件一一对应且具有对应的器件工艺层中的图形结构。本发明还公开了一种OCD测试图形结构的制造方法。本发明能克服图形负载效应对OCD测量精度的影响，提高OCD测量精度。CN 110416106 ACN 110416106 A
权 利 要 求 书
1/2页
1.一种OCD测试图形结构，其特征在于：在半导体衬底上具有器件形成区域，在所述器件形成区域形成有半导体器件，OCD测试图形结构形成于所述器件形成区域外部的所述半导体衬底上；
所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟；
所述OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构，最顶层的测试工艺层和所述被测试器件工艺层相对应且工艺条件相同，所述最顶层的测试工艺层之下的各从测试工艺层和所述被测试器件工艺层之下的各器件工艺层的工艺条件一一对应且具有对应的器件工艺层中的图形结构；堆栈式结构使所述OCD测试图形结构的所述最顶层的测试工艺层能反应出所述被测试器件工艺层的底下各器件工艺层的图形对所述被测试器件工艺层的图形的影响，从而提高测量精度。
2.如权利要求1所述的OCD测试图形结构，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的OCD测试图形结构，其特征在于：所述半导体器件包括形成于所述半导体衬底表面的多层正面金属层，上下层的所述正面金属层之间通过通孔连接以及通过层间膜隔离。
4.如权利要求3所述的OCD测试图形结构，其特征在于：所述半导体器件采用28nm以下工艺节点。
5.如权利要求4所述的OCD测试图形结构，其特征在于：所述正面金属层采用铜材料。6.如权利要求5所述的OCD测试图形结构，其特征在于：所述正面金属层采用大马士革工艺形成。
7.如权利要求6所述的OCD测试图形结构，其特征在于：所述被测试器件工艺层包括在对应的所述正面金属层形成之前在对应的所述层间膜中形成的沟槽或通孔。
8.如权利要求7所述的OCD测试图形结构，其特征在于：所述OCD测试图形结构用于采用OCD测量来检测所述被测试器件工艺层对应的所述沟槽或通孔的尺寸。
9.一种OCD测试图形结构的制造方法，其特征在于，包括如下步骤：步骤一、将所述OCD测试图形结构的形成区域设置在半导体衬底上的器件形成区域外部；
步骤二、所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟，根据所述被测试器件工艺层设计所述OCD测试图形结构的最顶层的测试工艺层；
步骤三、采用多步器件工艺形成所述半导体器件，在形成所述被测试器件工艺层及所述被测试器件工艺层之下的各器件工艺层时，同时在所述OCD测试图形结构的形成区域形成和器件工艺层工艺条件相同的测试工艺层，由各所述测试工艺层叠加而成的堆栈式结构组成所述OCD测试图形结构。
10.如权利要求9所述的OCD测试图形结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
11.如权利要求10所述的OCD测试图形结构的制造方法，其特征在于：所述半导体器件包括形成于所述半导体衬底表面的多层正面金属层，上下层的所述正面金属层之间通过通孔连接以及通过层间膜隔离。
2
CN 110416106 A
权 利 要 求 书
2/2页
12.如权利要求11所述的OCD测试图形结构的制造方法，其特征在于：所述半导体器件采用28nm以下工艺节点。
13.如权利要求12所述的OCD测试图形结构的制造方法，其特征在于：所述正面金属层采用铜材料；所述正面金属层采用大马士革工艺形成。
14.如权利要求13所述的OCD测试图形结构的制造方法，其特征在于：所述被测试器件工艺层包括在对应的所述正面金属层形成之前在对应的所述层间膜中形成的沟槽或通孔。
15.如权利要求14所述的OCD测试图形结构的制造方法，其特征在于：所述OCD测试图形结构形成之后采用OCD测量来检测所述被测试器件工艺层对应的所述沟槽或通孔的尺寸。
3
CN 110416106 A
说 明 书
OCD测试图形结构及其制造方法
1/5页
技术领域
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种光学临界尺寸(Optical Critical Dimension，OCD)测试图形结构。本发明还涉及一种OCD测试图形结构的制造方法。
背景技术
[0002]OCD测量是将光投射到被测试图形结构上，之后测量反射光的光普来实现对被测试图形结构的尺寸或轮廓进行测量。在半导体集成电路制造中，采用OCD测量能够实现对各工艺层的尺寸进行很好的在线监控。半导体集成电路通常是在半导体衬底如硅衬底组成的晶圆上形成，随着制程工艺微缩，即器件工艺结构会按比例缩小，器件工艺结构缩小之后，对各器件工艺层的尺寸也会变得越来越复杂，测量精度也会变差。现有28nm以下工艺节点的制程中，后段工艺(BEOL)中通常会采用铜制程工艺，铜制程工艺需要采用大马士革工艺，是先形成层间膜，之后再在层间膜中形成沟槽或通孔，之后再在沟槽或通孔中填充铜，在沟槽中填充的铜组成组成正面金属层的连线，通孔中填充的铜作为上下正面金属层之间的连接结构。
[0003]现有方法中，对半导体集成电路中的半导体器件的各工艺层的尺寸需要采用OCD测量进行监控时，需要在半导体衬底上制造对应的OCD测试图形结构。现有OCD测试图形结构是采用和被测试器件工艺层工艺条件相同的单层结构。但是随着技术的发展，器件工艺结构会按比例缩小，器件工艺结构的尺寸缩小之后，各器件工艺层对应的膜层形貌会受到不同图形结构之间的行为影响即具有和图形结构相关的负载效应即图形辅助效应(pattern loading)，例如，在铜制程工艺中，铜填充是对应的沟槽或通孔的尺寸不同时，铜填充后的沟槽中的厚度也会不一样，在较大宽度的沟槽中，通常会产生铜金属下陷(dishing)。现有方法中采用单层结构的OCD测试图形结构无法反应出图形负载效应，故会使得OCD测量精度变差甚至不准。[0004]如图1所示，是现有OCD测试图形结构的示意图；由图1所示可知，现有OCD测试图形结构采用单层结构，也即仅在和被测试器件工艺层相同的工艺层中形成有图形结构；图1中的现有OCD测试图形结构为形成于层间膜101中的沟槽105，层间膜101通常采用低K介质层，低K介质层的材料包括BD或BDⅡ，BD是由C,H,O,Si等元素组成的介质材料，K值为2.5～3.3。BDⅡ是BD改了的改进版本。
[0005]所述层间膜101的低K介质层通常形成在氮掺杂碳化硅(NDC)层3的表面，NDC层3的底部表面覆盖在底部对应的层间膜或正面金属层102的表面上。[0006]形成所述沟槽105是需要采用到金属硬掩模层104，图1中，金属硬掩模层104由Ti层104a、TiN104b和氧化层104c叠加而成。[0007]图1所示的结构中，所述沟槽105的底部没有图形结构；而在器件形成区域中，对应的被测试器件工艺层的图形的底部都有其它器件工艺层的图形，故被测试器件工艺层的图形会受到底部其它器件工艺层的图形的影响即会产生图形负载效应，而图1所示的现有OCD
4
CN 110416106 A
说 明 书
2/5页
测试图形结构无法反应图形负载效应对所述OCD测试图形结构的影响，故无法真实反应出被测试器件工艺层的图形尺寸或轮廓，从而会使得OCD测试精度降低。发明内容
[0008]本发明所要解决的技术问题是提供一种OCD测试图形结构，能克服图形负载效应对OCD测量精度的影响，提高OCD测量精度。[0009]为解决上述技术问题，本发明提供的OCD测试图形结构中，在半导体衬底上具有器件形成区域，在所述器件形成区域形成有半导体器件，OCD测试图形结构形成于所述器件形成区域外部的所述半导体衬底上。
[0010]所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟。[0011]所述OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构，最顶层的测试工艺层和所述被测试器件工艺层相对应且工艺条件相同，所述最顶层的测试工艺层之下的各从测试工艺层和所述被测试器件工艺层之下的各器件工艺层的工艺条件一一对应且具有对应的器件工艺层中的图形结构；堆栈式结构使所述OCD测试图形结构的所述最顶层的测试工艺层能反应出所述被测试器件工艺层的底下各器件工艺层的图形对所述被测试器件工艺层的图形的影响，从而提高测量精度。[0012]进一步的改进是，所述半导体衬底为硅衬底。[0013]进一步的改进是，所述半导体器件包括形成于所述半导体衬底表面的多层正面金属层，上下层的所述正面金属层之间通过通孔连接以及通过层间膜隔离。[0014]进一步的改进是，所述半导体器件采用28nm以下工艺节点。[0015]进一步的改进是，所述正面金属层采用铜材料。[0016]进一步的改进是，所述正面金属层采用大马士革工艺形成。[0017]进一步的改进是，所述被测试器件工艺层包括在对应的所述正面金属层形成之前在对应的所述层间膜中形成的沟槽或通孔。[0018]进一步的改进是，所述OCD测试图形结构用于采用OCD测量来检测所述被测试器件工艺层对应的所述沟槽或通孔的尺寸。[0019]为解决上述技术问题，本发明提供的OCD测试图形结构的制造方法包括如下步骤：[0020]步骤一、将所述OCD测试图形结构的形成区域设置在半导体衬底上的器件形成区域外部。
[0021]步骤二、所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟，根据所述被测试器件工艺层设计所述OCD测试图形结构的最顶层的测试工艺层。[0022]步骤三、采用多步器件工艺形成所述半导体器件，在形成所述被测试器件工艺层及所述被测试器件工艺层之下的各器件工艺层时，同时在所述OCD测试图形结构的形成区域形成和器件工艺层工艺条件相同的测试工艺层，由各所述测试工艺层叠加而成的堆栈式结构组成所述OCD测试图形结构。[0023]进一步的改进是，所述半导体衬底为硅衬底。[0024]进一步的改进是，所述半导体器件包括形成于所述半导体衬底表面的多层正面金
5
CN 110416106 A
说 明 书
3/5页
属层，上下层的所述正面金属层之间通过通孔连接以及通过层间膜隔离。[0025]进一步的改进是，所述半导体器件采用28nm以下工艺节点。[0026]进一步的改进是，所述正面金属层采用铜材料；所述正面金属层采用大马士革工艺形成。
[0027]进一步的改进是，所述被测试器件工艺层包括在对应的所述正面金属层形成之前在对应的所述层间膜中形成的沟槽或通孔。[0028]进一步的改进是，所述OCD测试图形结构形成之后采用OCD测量来检测所述被测试器件工艺层对应的所述沟槽或通孔的尺寸。
[0029]本发明的OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构且各测试工艺层和对应层的器件工艺层的工艺条件相同，这样能使OCD测试图形结构的最顶层的测试工艺层能反应出被测试器件工艺层的底下各器件工艺层的图形对被测试器件工艺层的图形的影响，所以本发明能克服图形负载效应对OCD测量精度的影响，提高OCD测量精度；特别是在器件工艺结构等比例缩小之后，采用本发明能改善因制程微缩而产生的测量不准的问题并从而提高测量精度。
附图说明
[0030]下面结合附图和具体实施方式对本发明作进一步详细的说明：[0031]图1是现有OCD测试图形结构的示意图；
[0032]图2A-图2D是本发明实施例OCD测试图形结构的不同位置处的剖面示意图。具体实施方式
[0033]如图2A至图2D所示，是本发明实施例OCD测试图形结构的不同位置处的剖面示意图；其中，图2A是在第一位置处的沿X轴方向的剖面图，图2B是在第一位置处的沿Y轴方向的剖面图，图2C是在第二位置处的沿X轴方向的剖面图，图2D是在第二位置处的沿Y轴方向的剖面图；本发明实施例OCD测试图形结构中，在半导体衬底1上具有器件形成区域，在所述器件形成区域形成有半导体器件，OCD测试图形结构形成于所述器件形成区域外部的所述半导体衬底1上。
[0034]所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟。[0035]所述OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构，最顶层的测试工艺层和所述被测试器件工艺层相对应且工艺条件相同，所述最顶层的测试工艺层之下的各从测试工艺层和所述被测试器件工艺层之下的各器件工艺层的工艺条件一一对应且具有对应的器件工艺层中的图形结构；堆栈式结构使所述OCD测试图形结构的所述最顶层的测试工艺层能反应出所述被测试器件工艺层的底下各器件工艺层的图形对所述被测试器件工艺层的图形的影响，从而提高测量精度。[0036]本发明实施例中，所述半导体衬底1为硅衬底。所述半导体器件包括形成于所述半导体衬底1表面的多层正面金属层，上下层的所述正面金属层之间通过通孔连接以及通过层间膜隔离。图2A中显示了四层层间膜，分别用标记2a、2b、2c和2d表示；显示了3层所述正面金属层，在图2B和图2D中显示了用标记6c表示的第三层正面金属层，在图2C中显示了用
6
CN 110416106 A
说 明 书
4/5页
标记6b表示了第二层正面金属层，在图2D中显示了用标记6a表示的第一层正面金属层。本发明实施例中，在所述OCD测试图形结构的形成区域和所述器件形成区域的对应的各层间膜都为相同层结构，对应的各层正面金属层也相同。
[0037]在图2A所示的所述半导体衬底1中形成有由层间膜和正面金属层组成的金属互连层底部的器件结构，包括器件的掺杂区如NMOS管或PMOS管的源区和漏区以及多晶硅栅。[0038]所述半导体器件采用28nm以下工艺节点。所述正面金属层采用铜材料。所述正面金属层采用大马士革工艺形成。[0039]在大马士革工艺中，层间膜通常采用低K介质层，低K介质层的材料包括BD或BDⅡ，BD是由C,H,O,Si等元素组成的介质材料，K值为2.5～3.3。BDⅡ是BD改了的改进版本。[0040]所述层间膜的低K介质层通常形成在氮掺杂碳化硅(NDC)层3的表面，NDC层3的底部表面覆盖在底部对应的层间膜或正面金属层的表面上。
[0041]在所述层间膜的低K介质层的表面通常还形成有介电抗反射涂层(DARC)。
[0042]所述被测试器件工艺层包括在对应的所述正面金属层形成之前在对应的所述层间膜中形成的沟槽或通孔5。由图2A至图2D所示可知，本发明实施例中所述被测试器件工艺层对应于第四层所述层间膜2d中形成的沟槽或通孔5。在所述沟槽或通孔5中填充正面金属层之后就形成第四层正面金属层。显然，在本发明实施例的所述OCD测试图形结构的最顶层的测试工艺层为所述沟槽或通孔5，所述器件形成区域内外的所述沟槽或通孔5同时形成，在形成所述沟槽或通孔5之后，会采用OCD测量来检测所述被测试器件工艺层对应的所述沟槽或通孔5的尺寸。
[0043]形成所述沟槽或通孔5是需要采用到金属硬掩模层4，图1中，金属硬掩模层4由Ti层4a、TiN4b和氧化层4c叠加而成。[0044]由图2A-图2D所示可知，本发明实施例中的所述沟槽或通孔5的底部包括了各层正面金属层的图形结构，如标记6a、6b和6c对应的各层正面金属层所示。在实际工艺中，底部各层正面金属层的图形结构会影响所述沟槽或通孔5的尺寸，特别是随着器件工艺结构的等比例缩小这种影响会越来越明显，即器件工艺结构尺寸越小，图形负载效应越严重。本发明实施例的OCD测试图形结构则能真实的反应底部各层图形结构对所述沟槽或通孔5的尺寸的影响，从而能提高OCD测量精度。
[0045]本发明实施例的OCD测试图形结构采用由多个测试工艺层叠加而成的堆栈式结构且各测试工艺层和对应层的器件工艺层的工艺条件相同，这样能使OCD测试图形结构的最顶层的测试工艺层能反应出被测试器件工艺层的底下各器件工艺层的图形对被测试器件工艺层的图形的影响，所以本发明实施例能克服图形负载效应对OCD测量精度的影响，提高OCD测量精度；特别是在器件工艺结构等比例缩小之后，采用本发明实施例能改善因制程微缩而产生的测量不准的问题并从而提高测量精度。
[0046]本发明实施例OCD测试图形结构的制造方法包括如下步骤：[0047]步骤一、将所述OCD测试图形结构的形成区域设置在半导体衬底1上的器件形成区域外部。
[0048]步骤二、所述半导体器件包括多个器件工艺层，所述OCD测试图形结构和所述器件工艺层中的被测试器件工艺层对应且用于对所述被测试器件工艺层的图形结构进行模拟，根据所述被测试器件工艺层设计所述OCD测试图形结构的最顶层的测试工艺层。
7
CN 110416106 A[0049]
说 明 书
5/5页
步骤三、采用多步器件工艺形成所述半导体器件，在形成所述被测试器件工艺层
及所述被测试器件工艺层之下的各器件工艺层时，同时在所述OCD测试图形结构的形成区域形成和器件工艺层工艺条件相同的测试工艺层，由各所述测试工艺层叠加而成的堆栈式结构组成所述OCD测试图形结构。[0050]本发明实施例方法中，所述半导体衬底1为硅衬底。
[0051]所述半导体器件包括形成于所述半导体衬底1表面的多层正面金属层，上下层的所述正面金属层之间通过通孔连接以及通过层间膜隔离。[0052]所述半导体器件采用28nm以下工艺节点。[0053]所述正面金属层采用铜材料；所述正面金属层采用大马士革工艺形成。大马士革工艺中，是先形成层间膜，再在层间膜中开口形成沟槽，之后再在沟槽中填充正面金属层。[0054]所述被测试器件工艺层包括在对应的所述正面金属层形成之前在对应的所述层间膜中形成的沟槽或通孔5。
[0055]在所述OCD测试图形结构形成之后采用OCD测量来检测所述被测试器件工艺层对应的所述沟槽或通孔5的尺寸。
[0056]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
8
CN 110416106 A
说 明 书 附 图
1/5页
图1
9
CN 110416106 A
说 明 书 附 图
2/5页
图2A
10
CN 110416106 A
说 明 书 附 图
3/5页
图2B
11
CN 110416106 A
说 明 书 附 图
4/5页
图2C
12
CN 110416106 A
说 明 书 附 图
5/5页
图2D
13
因篇幅问题不能全部显示，请点此查看更多更全内容